ESP32-S3 기반 LVGL RGB 디스플레이 화면 찢어짐 해결 및 바운스 버퍼 최적화 트러블슈팅

🌐 English Abstract

This technical article provides a deep dive into resolving screen tearing issues and optimizing DMA transmission bandwidth in ESP32-S3 based RGB display applications using LVGL. It explains the architectural bottlenecks of PSRAM latency during continuous pixel streaming and demonstrates how to effectively implement and tune Bounce Buffers in ESP-IDF. Developers will learn practical configuration strategies, memory allocation techniques, and clock timing adjustments to achieve smooth 60 FPS graphical user interfaces.

ESP32-S3는 고성능 듀얼 코어 MCU와 함께 풍부한 GPIO, 그리고 Octal SPI PSRAM(Pseudo Static RAM)을 지원하여 임베디드 GUI 개발 환경에서 매우 매력적인 솔루션으로 자리 잡았습니다. 특히 LVGL(Light and Versatile Graphics Library)과 16비트 RGB 인터페이스(RGB565)를 조합하면 고해상도(예: 800x480, 480x480)의 디스플레이에서도 화려한 그래픽을 구현할 수 있습니다.

하지만 실제로 디바이스를 구동해 보면, 화면이 빠르게 전환되거나 렌더링 부하가 높아질 때 화면 찢어짐(Tearing Effect) 현상이나 잔상, 심지어 픽셀 데이터가 밀리는 현상을 자주 겪게 됩니다. 이는 ESP32-S3의 내부 구조와 PSRAM 액세스 대역폭 제한에서 비롯되는 전형적인 DMA 언더런(DMA Underrun) 문제 때문입니다.

본 글에서는 ESP32-S3 및 LVGL 응용 프로그램 개발 시 발생하는 RGB 디스플레이 대역폭 부족 문제의 근본적인 원인을 하드웨어/플래시 메모리 아키텍처 관점에서 분석하고, 이를 완벽하게 해결하기 위한 바운스 버퍼(Bounce Buffer) 최적화 트러블슈팅 기술을 다룹니다.

1. 화면 찢어짐(Tearing Effect)의 근본적인 원인 분석

ESP32-S3의 RGB 패널 컨트롤러는 LCD에 지속적으로 픽셀 데이터를 전송하기 위해 continuous PCLK(Pixel Clock) 전송 방식을 사용합니다. 800x480 해상도를 60Hz로 구동하기 위해서는 약 24MHz~30MHz에 달하는 PCLK가 필요한데, 이 말은 단 한 치의 오차도 없이 초당 25MB 이상의 데이터가 LCD 제어 핀으로 뿜어져 나가야 함을 의미합니다.

가. PSRAM 액세스 병목과 대기 시간(Latency)

800x480 (16bpp) 해상도의 프레임 버퍼(Framebuffer) 하나는 약 768KB입니다. ESP32-S3 내부 SRAM(Internal SRAM)은 512KB 수준이므로 전체 프레임 버퍼를 내부 SRAM에 올리는 것은 불가능하며, 반드시 외부 PSRAM에 할당해야 합니다.

• Octal SPI/Quad SPI 인터페이스 한계: 외부 PSRAM은 SPI/OPI 버스를 통해 액세스되므로 내부 SRAM에 비해 대기 시간(Access Latency)이 길고 대역폭(Bandwidth)에 제한이 있습니다.
• 버스 경합(Bus Contention): GDMA(General DMA)가 LCD 패널로 픽셀을 전송하기 위해 PSRAM을 읽고 있는 순간, CPU(LVGL 렌더링 스레드)나 Wi-Fi/Bluetooth 스택, Flash 읽기 작업이 동시에 PSRAM/Flash 버스를 점유하려고 하면 DMA 읽기 지연이 발생합니다.
• DMA 언더런(DMA Underrun): PCLK는 계속 뛰고 있는데 DMA가 PSRAM에서 픽셀 데이터를 제때 가져오지 못하면, LCD 컨트롤러는 이전 데이터를 흘려보내거나 잘못된 픽셀을 출력하여 화면이 찢어지거나 덜컥거리는 현상이 일어납니다.

나. LVGL 렌더링 타이밍과 V-Sync 불일치

LVGL이 프레임 버퍼를 갱신하는 시점과 RGB 패널 디스플레이가 화면을 스캔하는 시점이 동기화(Vertical Synchronization, V-Sync)되지 않으면, 스캔 중간에 버퍼의 픽셀 값이 바뀌어 프레임 상단과 하단의 그림이 서로 다른 프레임의 이미지를 나타내게 됩니다.

2. 구원투수: 바운스 버퍼(Bounce Buffer)의 구조와 동작 원리

이 대역폭 병목 현상을 완화하기 위해 ESP-IDF의 LCD RGB 드라이버는 바운스 버퍼(Bounce Buffer)라는 중계 메커니즘을 제공합니다.

[PSRAM Framebuffer (Large & High Latency)]
                | (Task/EDMA Copy)
                ↓
[Bounce Buffer in Internal SRAM (Fast & DMA Capable)]
                | (Hardware GDMA Stream)
                ↓
[RGB Display Panel]

바운스 버퍼는 PSRAM에 존재하는 거대한 프레임 버퍼에서 몇 라인(Line) 분량의 작은 픽셀 데이터 조각을 초고속 내부 SRAM(Internal SRAM)에 먼저 복사해 둔 뒤, GDMA가 내부 SRAM으로부터 실시간으로 LCD 패널에 데이터를 쏘아주도록 하는 기법입니다.

• 내부 SRAM은 대기 시간이 0에 가깝고 버스 대역폭이 매우 넓어 PCLK 전송 시 DMA 언더런이 거의 발생하지 않습니다.
• 주로 2개의 바운스 버퍼를 핑퐁(Ping-Pong) 구조로 운용하여, 하나가 LCD로 전송되는 동안 다른 하나는 PSRAM으로부터 다음 라인 데이터를 채워 넣는 방식을 취합니다.

3. 실무 트러블슈팅 및 바운스 버퍼 최적화 설정

ESP-IDF 환경에서 `esp_lcd` 디스플레이 드라이버 구성 시 화면 찢어짐을 잡기 위한 단계별 튜닝 절차를 살펴보겠습니다.

가. `esp_lcd_rgb_panel_config_t` 핵심 파라미터 최적화

RGB 패널을 초기화할 때 구조체 설정에서 바운스 버퍼와 DMA 프레임버퍼 옵션을 세밀하게 조정해야 합니다.

esp_lcd_rgb_panel_config_t panel_config = {
    .clk_src = LCD_CLK_SRC_DEFAULT,
    .timings = {
        .pclk_hz = 16 * 1000 * 1000, // PCLK 대역폭 조절 (필요 시 다운클럭)
        .h_res = 800,
        .v_res = 480,
        .hsync_pulse_width = 4,
        .hsync_back_porch = 8,
        .hsync_front_porch = 8,
        .vsync_pulse_width = 4,
        .vsync_back_porch = 8,
        .vsync_front_porch = 8,
        .flags.pclk_active_neg = true,
    },
    .data_width = 16, // RGB565
    .bits_per_pixel = 16,
    .bounce_buffer_size_px = 800 * 10, // 라인 단위 바운스 버퍼 크기 (10 Line)
    .sram_trans_align = 64,
    .psram_trans_align = 64,
    .flags = {
        .fb_in_psram = 1, // 프레임 버퍼를 PSRAM에 배치
        .double_fb = 1,    // 더블 버퍼링 적용 (LVGL Direct mode 연동 시 필수)
        .no_fb = 0,
        .bb_invalidate_cache = 1, // Cache coherent 유지
    }
};

나. 바운스 버퍼 크기 계산 및 최적점 찾기

`bounce_buffer_size_px` 파라미터는 화면 찢어짐과 메모리 소모 사이의 트레이드오프(Trade-off)를 결정합니다.

• 너무 작은 값 (예: 1~2 라인): 내부 SRAM 아낌 사용 가능하나, PSRAM 읽기 지연을 충분히 방어하지 못해 찢어짐 지속 발생.
• 적정 추천 값 (10 ~ 20 라인): 800px 너비 기준 10 라인은 `800 * 10 * 2byte = 16KB` 소모. 핑퐁 버퍼 구조로 2개가 할당되므로 총 32KB의 내부 SRAM 사용. PSRAM의 롱 트랜잭션 지연을 충분히 흡수함.
• 너무 큰 값 (예: 50 라인 이상): 내부 DRAM(SRAM) 부족으로 인한 `ESP_ERR_NO_MEM` 에러 발생 위험.

다. PCLK(Pixel Clock) 주파수 다운클럭 튜닝

패널의 스펙트에 기재된 최대 PCLK(예: 30MHz)를 그대로 사용하면 PSRAM 요구 대역폭이 칩셋의 물리적 한계를 초과합니다.

• PCLK를 16MHz ~ 20MHz 수준으로 낮추면, 초당 필요한 DMA 데이터 전송량이 감소하여 PSRAM 대역폭에 여유가 생깁니다.
• Refresh Rate가 약 45Hz~50Hz로 약간 낮아지지만, 화면 찢어짐과 노이즈 픽셀이 완전히 사라지는 안정적인 결과를 얻을 수 있습니다.

라. LVGL 버퍼 모드 설정 (Direct Mode vs Full Refresh)

LVGL 드라이버 설정 시 `LV_DISP_RENDER_MODE_DIRECT` 모드를 활용하는 것이 고해상도 PSRAM 환경에서 매우 효과적입니다.

// LVGL Display Driver 초기화 예시
static lv_disp_drv_t disp_drv;
lv_disp_drv_init(&disp_drv);

// PSRAM에 생성된 두 개의 프레임 버퍼 포인터 지정
disp_drv.draw_buf = &disp_buf;
disp_drv.buf1 = fb1_psram_ptr; 
disp_drv.buf2 = fb2_psram_ptr;

// Direct Mode를 통해 변경된 영억만 프레임 버퍼 간 동기화 렌더링
disp_drv.render_mode = LV_DISP_RENDER_MODE_DIRECT;
disp_drv.flush_cb = rgb_lcd_lvgl_flush_cb;
lv_disp_drv_register(&disp_drv);

Direct Mode는 화면 전체를 매번 새로 그리는 대신 변경된 위젯 영역만 PSRAM 프레임 버퍼에 직접 덮어쓰므로 PSRAM 쓰기 트래픽을 비약적으로 줄여줍니다.

4. 엣지 케이스(Edge Cases) 대응 및 성능 고도화 전략

바운스 버퍼를 설정했음에도 불구하고 특정 상용화 조건에서 찢어짐이나 프레임 드랍이 재발하는 엣지 케이스들을 다룹니다.

가. Wi-Fi 및 Bluetooth 동시 동작 시 메모리 버스 간섭

ESP32-S3에서 Wi-Fi 스택이 활성화되면 암호화 엔진 및 패킷 버퍼 작업으로 인해 내부 Interconnect 버스의 점유율이 폭증합니다. 이로 인해 DMA 프레치(Fetch) 대기 시간이 길어집니다.

• 해결책: Menuconfig에서 `CONFIG_SPIRAM_TRY_ALLOCATE_WIFI_LWIP` 옵션을 끄고, Wi-Fi 버퍼는 가능한 내부 SRAM에만 배치하여 PSRAM 버스를 건드리지 않도록 독립시킵니다.
• LVGL 렌더링 태스크와 RGB DMA 관련 태스크의 CPU Core Affinity(코어 고정)를 분리합니다. (예: Core 0 = Wi-Fi/System, Core 1 = LVGL GUI Task).

나. PSRAM 속도 모드 확인 (Quad vs Octal 80MHz)

ESP32-S3 모듈 칩셋에 따라 PSRAM 연결 방식이 다릅니다. N8R8, N16R8 등 뒤에 'R8'이 붙은 모듈은 8-line Octal SPI PSRAM을 탑재하고 있습니다.

• `sdkconfig` 설정에서 PSRAM Clock이 80MHz Flash / 80MHz PSRAM (Octal DDR)로 정상 설정되어 있는지 필히 확인해야 합니다.
• 40MHz로 하향 설정되어 있거나 Quad mode로 동작 중이라면 RGB565 800x480 화면 구동 시 대역폭 미달로 무조건 찢어짐이 발생합니다.

다. V-Sync 인터럽트를 이용한 레지스터 프레임 스와핑

ESP-IDF의 `on_vsync` 콜백 함수를 등록하여 LVGL이 렌더링을 마친 버퍼를 V-Sync 블랭크 구간(Vertical Blanking Interval)에서만 수평 전환(Swap)하도록 제어하십시오.

static bool on_vsync_event(esp_lcd_panel_handle_t panel, const esp_lcd_rgb_panel_event_data_t *edata, void *user_ctx)
{
    BaseType_t high_task_awoken = pdFALSE;
    // V-Sync 신호가 발생했을 때만 LVGL Flush 완료 세마포어를 해제
    xSemaphoreGiveFromISR(vsync_sem, &high_task_awoken);
    return high_task_awoken == pdTRUE;
}

5. 결론 및 요약 체크리스트

ESP32-S3 기반에서 LVGL과 RGB 디스플레이를 활용해 화면 찢어짐 없는 부드러운 60 FPS UI를 구현하는 핵심 요소는 메모리 버스 대역폭 관리와 바운스 버퍼의 올바른 활용입니다.

점검 항목	권장 최적화 설정
PSRAM 동작 모드	Octal SPI @ 80MHz (DDR) 필수 적용
Bounce Buffer 크기	해상도 너비 x 10~20 라인 (내부 SRAM DMA 메모리 할당)
PCLK (Pixel Clock)	16MHz ~ 20MHz 사이 타협점 검색 (대역폭 부족 완화)
LVGL 렌더 모드	Direct Mode (`LV_DISP_RENDER_MODE_DIRECT`) 사용
동기화 기술	RGB Panel V-Sync 인터럽트 기반 프레임버퍼 스와핑 구현

임베디드 그래픽 개발 시 위 가이드를 바탕으로 디버깅과 메모리 튜닝을 진행한다면, ESP32-S3의 하드웨어 한계를 넘어 스마트워치나 고급 가전제품 수준의 매끄럽고 안정적인 GUI를 완성할 수 있을 것입니다.