전력반도체 HTRB 신뢰성 시험 중 봉지재 이온성 불순물 이동에 의한 누설 전류 급증 원인 분석 및 트러블슈팅

🌐 English Abstract

This article provides an in-depth technical analysis of leakage current spikes caused by ionic impurity migration within encapsulation materials during High-Temperature Reverse Bias (HTRB) testing of power semiconductor modules. It covers the electro-chemical drift mechanisms of trace ions under high thermal and electric fields, diagnostic isolation techniques using temperature-voltage stress profiling, and actionable troubleshooting strategies for packaging process optimization and passivation interface design.

전력반도체 모듈(Power Semiconductor Module)의 고신뢰성 확보는 전기차(EV), 태양광 인버터, 산업용 드라이브 등 고전압·고전류 응용처에서 필수적인 요구사항입니다. 특히 SiC(실리콘 카바이드) 및 GaN(질화갈륨)과 같은 차세대 와이드 밴드갭(WBG, Wide Bandgap) 반도체가 도입됨에 따라, 소자가 견뎌야 하는 전계 강도(Electric Field Intensity)와 동작 온도($T_j$)는 과거 Si 기반 소자 대비 비약적으로 상승했습니다.

이러한 고열·고전압 환경에서 모듈의 장기 신뢰성을 검증하는 대표적인 가속 수명 시험이 바로 HTRB(High-Temperature Reverse Bias, 고온 역방향 바이어스) 시험입니다. 그러나 HTRB 평가 진행 중 특정 시간 영역에서 누설 전류(Leakage Current, $I_{DSS}$ 또는 $I_{CES}$)가 규격치(Specification)를 초과하여 급증하는 현상이 빈번하게 발생합니다. 본 글에서는 봉지재(Encapsulant) 내부의 미량 이온성 불순물(Ionic Impurities) 이동으로 인한 누설 전류 메커니즘을 상세히 분석하고, 현업에서 즉시 적용 가능한 트러블슈팅(Troubleshooting) 절차를 공유합니다.

1. HTRB 시험과 봉지재 이온 표류(Ionic Drift) 메커니즘

HTRB 시험은 반도체 접합부(Junction)에 정격 차단 전압의 80~100% 수준의 역방향 전압을 인가한 상태에서, 최고 허용 접합 온도(보통 150°C ~ 175°C)를 지속 가하는 평가입니다. 이 조건은 반도체 다이(Die) 내부뿐만 아니라 반도체를 보호하는 봉지재(Silicone Gel 또는 Epoxy Molding Compound, EMC)에도 극심한 열적·전기적 응력(Stress)을가하게 됩니다.

1) 미량 이온성 불순물의 출처

봉지재 재료 내부에는 제조 공정이나 원재료 합성 과정에서 잔류한 미량의 이온들이 존재합니다.

• 알칼리 금속 이온(Alkali Metal Ions): $\text{Na}^+$, $\text{K}^+$ 등 (원재료 합성 시 촉매 잔류물 또는 공정 오염)
• 할로겐 이온(Halogen Ions): $\text{Cl}^-$, $\text{F}^-$ 등 (에폭시 수지 반응 부산물)
• 유기 이온 및 유기산(Organic Ions/Acids): 경화제(Curing Agent), 가공 보조제, 또는 미경화 모노머(Unreacted Monomers) 분해 산물

2) 전계 및 열에 의한 이온의 드리프트(Drift) 및 표면 축적

고온 상태에서는 봉지재 고분자 사슬의 운동성이 증가하여 이온의 이동도(Ionic Mobility, $\mu_i$)가 급격히 상승합니다. 이때 역방향 바이어스에 의해 형성된 강력한 외부 전계($E$-field) 하에서 긍정 이온($\text{Na}^+$ 등)은 음의 전위를 띠는 칩 표면 방향으로, 부정 이온($\text{Cl}^-$ 등)은 양의 전위를 띠는 전극 방향으로 이동(Drift)하게 됩니다.

이온 이동 속도는 Nernst-Einstein 관계식에 의해 온도와 비례 관계를 가집니다:

$D = \frac{\mu_i k_B T}{q}$

여기서 $D$는 확산 계수, $k_B$는 볼츠만 상수, $T$는 절대온도, $q$는 전하량입니다. 온도가 올라갈수록 이온의 이동도가 폭발적으로 증가하며, 칩 수동태층(Passivation Layer, 예: $\text{Si}_3\text{N}_4$, Polyimide) 계면에 불순물 이온이 축적(Accumulation)됩니다.

3) 누설 전류 급증의 물리적 메커니즘

패시베이션층 상부에 양이온($\text{Na}^+$ 등)이 고농도로 축적되면, 그 하부 반도체 실리콘 표면에 반대 전하의 정전기적 유도(Electrostatic Induction) 현상이 일어납니다.

• 기생 반전층(Parasitic Inversion Layer) 형성: P-type 가드링(Guard Ring) 또는 종단부(Junction Termination Extension, JTE) 영역의 표면 전위가 변동하여 Parasitic Inversion Channel이 형성됩니다.
• 전계 집중(Field Concentration): 공핍층(Depletion Region)의 폭이 부분적으로 좁아지며 국소적인 전계 불균형이 발생합니다.
• 쇼트키 장벽 낮춤 효과(Schottky Barrier Lowering) 및 터널링: 전계 집중 영역에서 충격 이온화(Impact Ionization) 현상이 촉진되거나 게이트/드레인 간 터널링 전류가 유발되어, 수백 $nA$ 수준이던 누설 전류가 수 $mA$ 이상으로 스파이크(Spike) 현상을 일으키며 급증합니다.

2. 현장 트러블슈팅: 불순물 이동과 불량 원인 규명 방법

HTRB 중 발생한 누설 전류 불량이 실리콘 다이 자체의 구조적 결함(Defect) 때문인지, 아니면 봉지재 내부 이온 이동(Ion Migration) 때문인지를 정확히 분리 진단하는 것이 트러블슈팅의 첫 단계입니다.

Step 1: 고온 베이킹 기반 이온 가역성 검증 (Bake Recovery Test)

이온성 불순물 이동에 의한 누설 전류 급증은 '가역적(Reversible)' 특성을 보이는 경우가 많습니다.

1. HTRB 시험 중 누설 전류가 급증하여 Fail된 모듈을 수거합니다.
2. 전압(Bias)을 인가하지 않은 무바이어스 상태에서 샘플을 150°C ~ 175°C 챔버에 24시간 동안 베이킹(Bake-out)합니다.
3. 베이킹 후 이온들이 열적 무작위 확산(Random Thermal Diffusion)을 통해 원래 위치로 재분산됩니다.
4. 상온으로 냉각 후 누설 전류($I_{DSS}$)를 재측정합니다. 전류가 정상 수치로 회복된다면, 이는 실리콘 영구 파괴가 아닌 봉지재/계면 이온 이동에 의한 전기장 왜곡 불량으로 100% 확정할 수 있습니다.

Step 2: 온도/전압 응력 분리 및 활성화 에너지($E_a$) 산출

온도별 누설 전류 변화율을 아레니우스(Arrhenius) 플롯으로 분석하여 불량의 활성화 에너지($E_a$)를 도출합니다.

• $E_a \approx 0.8\text{ eV} \sim 1.2\text{ eV}$: 봉지재 고분자 매트릭스 내부 이온 표류(Ionic Drift)가 주 원인.
• $E_a < 0.3\text{ eV}$: 반도체 벌크(Bulk) 내의 충격 이온화 또는 직접 터널링(Direct Tunneling) 결함.

Step 3: 정밀 분석 장비를 활용한 물리·화학적 분석

원인이 규명되면 불순물의 화학적 정체를 파악하기 위해 다음 분석 기법을 단계적으로 적용합니다.

분석 기법	목적 및 측정 대상	실무 활용 팁
EMMI / OBIRCH	누설 전류 발열 위치(Hotspot) 및 미세 발광 측정	JTE 또는 Guard Ring 주변에서 링(Ring) 형태로 발광하는지 확인
TOF-SIMS	패시베이션/봉지재 계면의 극미량 이온 수직 프로파일 분석	$\text{Na}^+$, $\text{K}^+$, $\text{Cl}^-$ 이온의 계면 축적 농도 측정 ($ppm/ppb$ 수준)
IC (Ion Chromatography)	봉지재 용출액 내 음이온/양이온 전체 정량 분석	봉지재 원재료 입고 검사(IQC)의 핵심 사양 수립에 활용

3. 이온성 불순물 기반 HTRB 불량 개선 대책

이온 이동에 따른 HTRB 누설 전류 급증 현상을 근본적으로 해결하기 위해서는 재료, 경화 공정, 그리고 칩 패시베이션 계면 설계의 3가지 축에서 동시 개선이 이루어져야 합니다.

1) 봉지 재료의 초고순도화(Ultra-High Purity) 및 이온 포획제 적용

실리콘 젤(Silicone Gel) 또는 EMC의 원재료 수시 검사 사양을 강화해야 합니다.

• 이온 함량 제한 규격 강화: 봉지재 내 $\text{Na}^+$, $\text{Cl}^-$, $\text{K}^+$ 등의 이온 농도를 각각 1 ppm 이하(바람직하게는 0.5 ppm 이하)로 엄격히 제한합니다.
• Ion Trapping Agent(이온 포획제) 첨가: 고분자 제형에 무기계 이온 교환체(Ion Exchanger)를 첨가하여, 열/전계에 의해 이동하는 자유 이온을 제올라이트 구조나 포획제 내부에 화학적으로 고정(Trapping)시킵니다.

2) 봉지재 경화(Curing) 공정 조건 최적화

불완전 경화된 고분자는 미반응 관능기 및 잔류 촉매가 전계 하에서 이온화되어 누설 전류의 직접적인 원인이 됩니다.

• 경화 프로파일(Curing Profile) 최적화: Gelation 단계와 Post Cure 단계를 명확히 구분하여 가열 승온 속도(Ramp-rate)를 조절하고, 교차결합 밀도(Cross-linking Density)를 극대화합니다.
• Outgassing 및 잔류 용매 제거: 경화 반응 과정에서 발생하는 휘발성 유기 화합물(VOC) 및 잔류 아민계 촉매를 완전히 방출시킬 수 있도록 충분한 디가싱(Degassing) 시간 및 감압 공정을 확보합니다.

3) 칩 패시베이션(Passivation) 계면 제어 기술 강화

이온이 칩 표면 근처까지 이동하더라도 반도체 공핍층 전위에 영향을 미치지 못하도록 차단하는 구조적 방어선이 필요합니다.

• 이중 패시베이션(Dual Passivation) 구조 채택: 무기막인 무기 질화막($\text{Si}_3\text{N}_4$) 위에 두꺼운 유기 폴리이미드(Polyimide, PI)층을 제2 차단막으로 형성합니다. 폴리이미드는 높은 유전 파괴 전압과 우수한 이온 차단 능력을 제공합니다.
• 계면 접착력 개선(Silane Coupling Agent 최적화): 패시베이션막과 봉지재 사이의 미세 들뜸(Delamination)은 이온이 이동하는 '고속 도로' 역할을 합니다. 커플링제를 최적화하여 수분 및 이온의 수평 이동 통로를 근본적으로 차단해야 합니다.

4. 엣지 케이스 및 실무 최적화 고려사항

실무 현장에서는 단순히 불순물 농도를 낮추는 것만으로 해결되지 않는 복합적인 엣지 케이스(Edge Case)가 자주 발생합니다.

[케이스 1] 수분 흡습과 이온 이동의 상호작용 (Humidity-Assisted Ion Migration)
HTRB 시험 직전 모듈이 대기 중에 장시간 노출되어 봉지재가 수분을 흡수한 경우, 봉지재 내부의 수분 분자($\text{H}_2\text{O}$)가 이온의 용매화(Solvation)를 촉진합니다. 이는 이온의 유효 반지름을 줄여 이동도를 10배 이상 증가시킵니다. 따라서 HTRB 가온 전 Pre-bake 공정(예: 125°C, 4시간)을 보편화하여 잔류 수분을 완전히 제거한 후 시험을 개시하는 모듈 핸들링 표준화가 필수적입니다.

[케이스 2] SiC power device의 높은 전계에 따른 이온 충전 효과
SiC 소자는 기존 Si 소자 대비 절연 파괴 전계가 약 10배 높아, 패시베이션 층 상부에 가해지는 유효 전계가 수 $MV/cm$에 달합니다. 이 경우 극미량의 이온 수치(0.1 ppm 이하)로도 패시베이션 표면에 정전기적 분극(Dipole Polarization)을 유발하기에 충분합니다. 따라서 SiC 전력 모듈용 봉지재를 선정할 때에는 단순 이온 농도뿐만 아니라 고온 유전손실(Dielectric Loss, $\tan\delta$) 및 AC/DC 체적 저항률(Volume Resistivity)의 고온 안정성 데이터를 반드시 교차 검증해야 합니다.

결론: 종합적인 신뢰성 개선 접근법

전력반도체 모듈의 HTRB 평가 중 발생하는 봉지재 이온성 불순물 이동에 의한 누설 전류 급증은 단일 부품의 문제라기보다는 반도체 패시베이션, 봉지 재료 화학, 패키징 공정이 복합적으로 연계된 종합 시스템 문제입니다.

현업 엔지니어는 누설 전류 상승 신호가 감지되었을 때 즉시 가역성 시험(Bake Recovery Test)을 통해 불량 모드를 진단하고, 봉지재의 이온 정량 데이터(IC/TOF-SIMS)와 패시베이션의 전계 분포를 통합적으로 분석해야 합니다. 차세대 고전압 전력반도체 모듈의 성공적인 양산을 위해서는 재료 공급사와의 협업을 통한 초고순도 봉지재 확보와 함께, 공정 간 청정도 제어 및 물리적 계면 강화를 동시에 달성하는 정밀한 엔지니어링 접근이 핵심 요구사항입니다.