SiC MOSFET 이중 펄스 시험(DPT) 측정 오차 분석: 기생 인덕턴스 영향과 동축 션트 기반 스위칭 손실 보정 기법

🌐 English Abstract

This comprehensive technical article explores the root causes of switching loss ($E_{on}$, $E_{off}$) calculation errors induced by measurement path parasitic inductance during SiC MOSFET Double Pulse Testing (DPT). It analyzes the physical interactions between ultra-high $dI/dt$ rates and stray inductance, detailing how slight time skew and current ringing distort power integrals. Furthermore, it delivers practical engineering solutions, including coaxial shunt high-frequency compensation, post-processing deskew algorithms, and advanced troubleshooting techniques to ensure precise dynamic characterization.

차세대 전력 반도체인 실리콘 카바이드(SiC, Silicon Carbide) MOSFET은 기존 Si IGBT 대비 비약적으로 빠른 스위칭 속도와 높은 파괴 전계 특성을 자랑합니다. 그러나 초당 수십 킬로볼트($kV/\mu s$)에 달하는 전압 변화율($dV/dt$)과 나노초당 수십 암페어($A/ns$)에 이르는 전류 변화율($dI/dt$)은 dynamic characterization 측정 환경에 극심한 기술적 난제를 제시합니다.

SiC MOSFET의 동적 특성을 평가하기 위해 가장 보편적으로 사용되는 **이중 펄스 시험(DPT, Double Pulse Test)** 과정에서, 측정 경로(Measurement Path)에 존재하는 아주 미세한 **기생 인덕턴스(Parasitic Inductance)**는 스위칭 손실($E_{on}, E_{off}$) 연산 결과에 막대한 오차를 초래합니다. 본 포스팅에서는 측정 경로의 기생 성분이 만들어내는 오차 메커니즘을 수학적·물리적으로 분석하고, **동축 션트(Coaxial Shunt)** 기반의 링깅 보정 및 데스큐(Deskew) 트러블슈팅 프로세스를 실무적 관점에서 상세히 다룹니다.

1. DPT 측정 경로의 기생 인덕턴스와 스위칭 손실 연산 오차 메커니즘

이중 펄스 시험에서 스위칭 손실 에너지($E_{sw}$)는 드레인-소스 전압 $V_{ds}(t)$와 드레인 전류 $I_d(t)$의 순간 곱을 시간 구간에 대해 적분하여 산출합니다.

$E_{sw} = \int_{t_1}^{t_2} V_{ds}(t) \cdot I_d(t) \, dt$

수식 자체는 명확하지만, 초고속 스위칭 환경에서는 탐침(Probe) 및 센서가 측정하는 값 $V_{meas}(t)$와 $I_{meas}(t)$가 실제 칩(Junction) 단자에서의 $V_{ds}(t)$, $I_d(t)$와 일치하지 않는 현상이 발생합니다.

1.1 전압 측정 경로의 유도 전압 영향 ($L_{meas} \cdot dI/dt$)

드레인 전압을 측정하는 탐침의 리드선 루프나 PCB 트레이스에는 필연적으로 기생 인덕턴스($L_{v\_loop}$)가 존재합니다. 급격한 전류 변화($dI/dt$)가 일어날 때, 이 기생 인덕턴스에 의해 유도 기전력($V_{induced} = L_{v\_loop} \cdot \frac{dI}{dt}$)이 발생합니다. 그 결과 오실로스코프에 기록되는 전압은 아래와 같이 왜곡됩니다.

$V_{meas}(t) = V_{ds\_actual}(t) + L_{v\_loop} \cdot \frac{dI_d(t)}{dt}$

• Turn-on 구간 ($dI/dt > 0$): 유도 전압이 더해져 측정된 전압 $V_{meas}$가 실제 전압보다 높게 나타납니다. 이는 턴온 손실($E_{on}$)을 심각하게 과대평가(Overestimation)하게 됩니다.
• Turn-off 구간 ($dI/dt < 0$): 유도 전압이 차감되어 측정된 전압이 실제보다 낮게 왜곡되므로, 턴오프 손실($E_{off}$)을 과소평가(Underestimation)하거나 역전 현상을 유발합니다.

1.2 신호 간 시간 편차(Time Skew / Propagation Delay)에 의한 폭발적 오차

고전압 전압 프로브(Differential Probe 또는 광전송 프로브)와 전류 센서(Coaxial Shunt 또는 Rogowski Coil) 간의 전파 지연 시간 차이(Time Skew)는 스위칭 손실 적분값에 치명적입니다. SiC MOSFET의 전압/전류 상승시간($t_r$) 및 하강시간($t_f$)은 불과 5~15ns 수준입니다.

만약 전압 신호와 전류 신호 사이에 불과 1ns의 정렬 오차(Deskew Error)만 발생하더라도, 전압 교차 지점의 곱셈 연산 시 손실 적분값이 20%에서 최대 50%까지 변곡되는 엣지 케이스(Edge Case)가 발생합니다.

2. 전류 측정 센서 비교 및 동축 션트(Coaxial Shunt)의 필요성

DPT에서 대전류 및 고주파 전류를 측정하기 위해 사용하는 대표적인 센서는 로고스키 코일(Rogowski Coil), 전류 팁(Current Transformer, CT), 그리고 **동축 션트(Coaxial Shunt / SDN-414 등)**가 있습니다.

측정 센서 종류	대역폭 (Bandwidth)	기생 인덕턴스 ($L_{shunt}$)	SiC DPT 적합성 및 특성
로고스키 코일 (Rogowski)	~50 MHz 내외	매우 낮음 (비삽입형)	대역폭 부족으로 SiC의 가파른 $dI/dt$ 추종 불가, 고주파 링깅 왜곡 심함
고주파 전류 팁 (AC CT)	~100 MHz ~ 1 GHz	중간 (포화 문제 존재)	DC 성분 측정 불가 (DPT 첫 번째 펄스전류 측정 제약), 코어 포화 위험
동축 션트 (Coaxial Shunt)	DC ~ 2 GHz 이상	0.1 ~ 0.5 nH 수준	SiC DPT 표준 솔루션. 극초고속 응답 가능하나 루프 내 삽입 인덕턴스 보정 필요

동축 션트는 내부 원통형 저항체와 외부 동축 실드 구조로 설계되어 자기장 상쇄 효과를 극대화함으로써 극도로 낮은 셀프 인덕턴스를 가집니다. 그러나 SiC MOSFET의 스위칭 주파수 고주파 고화 환경에서는 수십 pico-Henry ~ nano-Henry 단위의 션트 자체 기생 인덕턴스조차도 전류 링깅(Ringing) 및 위상 변이를 유발합니다.

3. 동축 션트 기반 전류 링깅 보정 및 트러블슈팅 프로세스

동축 션트를 DPT 메인 루프에 삽입할 때 발생하는 **전류 링깅 현상(Current Ringing)**은 회로의 기생 인덕턴스($L_{stray}$), SiC MOSFET의 출력 용량($C_{oss}$), 그리고 동축 션트의 셀프 인덕턴스($L_{shunt}$)가 결합하여 형성되는 공선 회로(RLC Tank Circuit) 반응에 기인합니다.

Step 1: 등가 회로 모델링 및 셀프 인덕턴스 성분 분리

동축 션트의 전압 출력 $V_{shunt}(t)$는 공목 저항 $R_{shunt}$뿐만 아니라 자체 기생 인덕턴스 $L_{shunt}$에 의한 전압 강하를 포함합니다.

$V_{shunt}(t) = R_{shunt} \cdot I_{actual}(t) + L_{shunt} \cdot \frac{dI_{actual}(t)}{dt}$

오실로스코프가 읽어들이는 스케일링된 전류 값 $I_{meas}(t) = \frac{V_{shunt}(t)}{R_{shunt}}$는 다음과 같이 정리됩니다.

$I_{meas}(t) = I_{actual}(t) + \tau_{shunt} \cdot \frac{dI_{actual}(t)}{dt}$     (단, $\tau_{shunt} = \frac{L_{shunt}}{R_{shunt}}$)

여기서 $\tau_{shunt}$는 동축 션트의 시상수(Time Constant)입니다. 이 수식은 측정된 전류 신호에 실제 전류의 미분 성분이 오프셋 및 위상 진전 형태로 중첩되어 실제 스위칭 에지에 가짜 링깅 및 고주파 피크를 만들어낸다는 것을 명확히 보여줍니다.

Step 2: 신호 후처리(Post-Processing) 역연산 보정 알고리즘 적용

실무상 오실로스코프 raw 데이터를 추출하여 Python, MATLAB 또는 오실로스코프 내장 Math 기능을 활용해 미분 보정 역연산을 수행합니다.

1. 시간 영역(Time-Domain) 미분 방정식 역산:
   실제 전류 $I_{actual}(t)$는 1차 디퍼런셜 연산을 통해 아래 알고리즘으로 복원합니다.
   I_actual[n] = I_meas[n] - (L_shunt / R_shunt) * ((I_meas[n] - I_meas[n-1]) / dt)
2. 고주파 디지털 저역통과 필터ing (Digital LPF) 조율:
   미분 연산 과정에서 오실로스코프의 백그라운드 노이즈가 증폭될 수 있으므로, SiC MOSFET의 파워 루프 공진 주파수($f_{ring} = \frac{1}{2\pi \sqrt{L_{stray} C_{oss}}}$)보다 높은 영역에 **Butterworth 4차 LPF**를 결합 적용합니다.

Step 3: 정밀 데스큐(Precision Deskewing) 하드웨어 및 소프트웨어 절차

전압 프로브와 동축 션트 간의 시간차를 극복하기 위해 수행하는 트러블슈팅 절차입니다.

• 데스큐 전용 픽스처(Deskew Fixture) 활용: 상승 시간(Rise Time)이 < 1ns인 빠른 펄스 발생기(Pulse Generator)를 로드 저항에 가하여 전압과 전류 프로브에 동시 인가합니다.
• 위상 변이 정렬: 전압 파형의 50% 지점과 전류 파형의 50% 지점 사이의 지연 시간 $\Delta t_{skew}$를 측정하여 오실로스코프의 Deskew 채널 옵션에 입력합니다.
• 검증(Cross-Verification): 순수 저항성 부하 조건에서 $V_{meas}(t) \times I_{meas}(t)$ 산출 시 역방향 파워 피크(Negative Power Peak)가 생성되지 않는지 체크합니다.

Step 4: 엣지 케이스 트러블슈팅 (Edge Cases in Practical Testing)

현업에서 자주 부딪히는 실무 이슈와 대처 방안입니다.

• 게이트 저항($R_g$) 변경 시 링깅 양상 변화: 게이트 저항을 줄여 스위칭 속도를 극한으로 끌어올릴 경우, 게이트 드라이브 루프와 파워 루프 간의 Cgd(Miller capacitance) 결합으로 인해 드레인 전류 링깅이 급증합니다. 이때는 측정 경로 링깅인지 파워 루프 실제 진동인지 구별해야 하며, **공통 모드 노이즈 페라이트 코어(Common-mode Ferrite Choke)**를 프로브 BNC 케이블에 채워 측정 노이즈를 제거해야 합니다.
• 접지 루프(Ground Loop) 및 커먼 모드 노이즈: 고전압 동축 션트 연결 시 오실로스코프 접지를 통해 커먼 모드 전류가 흘러 파형이 붕괴될 수 있습니다. 전압 측정 채널에는 반드시 광절연 프로브(e.g., Tektronix IsoVu)를 사용하고, 션트 출력단에는 RF 감쇄기(Attenuator) 및 아이솔레이터를 배치하는 것이 필수적입니다.

4. 실무자를 위한 스위칭 손실 정밀 연산 최적화 가이드라인

SiC MOSFET의 dynamic characterization 데이터의 신뢰성을 확보하기 위해 DPT 환경 구축 시 준수해야 할 핵심 지침을 정리합니다.

1. 측정 루프 면적 극소화: 전압 프로브의 팁(Tip)과 그라운드 리드(Ground Lead) 사이의 루프 면적을 최소화하기 위해 스프링 그라운드(Ground Spring)를 반드시 적용하십시오.
2. 동축 션트 레이아웃 최적화: PCB 제작 시 동축 션트는 Drain 단자 또는 Source 단자의 파워 루프 최하단에 배치하며, Kelvin connection 방식으로 신호선을 센싱 레이어로 인출해야 합니다.
3. 스위칭 손실 적분 구간(Integration Window)의 엄격한 정의:
   • $E_{on}$ 적분 시작: $I_d$가 바이어스 전류의 10%에 도달하는 시점.
   • $E_{on}$ 적분 종료: $V_{ds}$가 On-state 전압 수준(10% 이하)으로 떨어지고 전류 링깅이 안정화되는 시점.
   • $E_{off}$ 적분 시작: $V_{ds}$가 Off-state 직전 10% 상승하는 시점.
   • $E_{off}$ 적분 종료: $I_d$가 0A(또는 바이어스 2% 이하)로 완전히 수렴하는 시점.
4. 온도($T_j$) 변동 고려: SiC MOSFET은 온도가 증가함에 따라 $R_{ds(on)}$이 증가하고, 스위칭 과도 특성이 달라집니다. DPT 시험 시 온도가 상승함에 따라 링깅의 댐핑(Damping) 비율이 변경되므로 고온($150^\circ C$) DPT 실행 시 동축 션트 보정 계수를 재검증해야 합니다.

5. 결론

SiC MOSFET의 초고속 스위칭 성능을 정확히 평가하기 위해서는 DPT 보드 및 측정 라인의 물리적 기생 성분에 대한 깊은 이해가 선행되어야 합니다. 측정 경로의 기생 인덕턴스로 인한 유도 전압과 신호 간 스큐는 스위칭 손실 연산에 수십 퍼센트의 오차를 발생시키는 주요 원인입니다.

광대역 특성을 가진 **동축 션트(Coaxial Shunt)**를 적용함과 동시에, 센서의 셀프 인덕턴스($L_{shunt}$)를 반영한 **시간/주파수 영역 미분 보정 알고리즘**과 **엄격한 프로브 데스큐(Deskew)**를 차례로 적용함으로써 비로소 데이터시트급 신뢰도를 지닌 $E_{on}/E_{off}$ 스위칭 손실 데이터를 확보할 수 있습니다. 본 글에서 제시한 트러블슈팅 절차를 DPT 평가 환경에 적용하여 정밀한 전력 반도체 분석 체계를 구축하시길 바랍니다.